



PUMA2 Pinout

SRAM and EEPROM

Summary

One of the key features of the PUMA (Pinned Uncommitted Memory Array) product range is its well defined upgrade path.

Pin Definition

Assuming the relevant address lines are routed on the system board, upgrade may be achieved by simply removing a device and replacing it with the next generation part.

The PUMA2 pinout standard was established by HMP in 1986 with a guarantee that the pinout would not be changed in any way.

The following table defines the pins :

Pin	2S 1000	2S 4000	2S 16000	2S 16000B	2E 1000	2E 4001
1	D8	D8	D8	D8	D8	D8
2	D9	D9	D9	D9	D9	D9
3	D10	D10	D10	D10	D10	D10
4	A13	A13	A13	A13	A13	A13
5	A14	A14	A14	A14	A14	A14
6	NC	A15	A15	A15	NC	A15
7	NC	A16	A16	A16	NC	A16
8	NC	NC	A18	A17	NC	NC
9	D0	D0	D0	D0	D0	D0
10	D1	D1	D1	D1	D1	D1
11	D2	D2	D2	D2	D2	D2
12	/WE2	/WE2	/WE2	/WE2	/WE2	/WE2

Pin	2S 1000	2S 4000	2S 16000	2S 16000B	2E 1000	2E 4001
13	/CS2	/CS2	/CS2	/CS2	/CS2	/CS2
14	GND	GND	GND	GND	GND	GND
15	D11	D11	D11	D11	D11	D11
16	A10	A10	A10	A10	A10	A10
17	A11	A11	A11	A11	A11	A11
18	A12	A12	A12	A12	A12	A12
19	VCC	VCC	VCC	VCC	VCC	VCC
20	/CS1	/CS1	/CS1	/CS1	/CS1	/CS1
21	NC	NC	NC	NC	NC	NC
22	D3	D3	D3	D3	D3	D3
23	D15	D15	D15	D15	D15	D15
24	D14	D14	D14	D14	D14	D14
25	D13	D13	D13	D13	D13	D13
26	D12	D12	D12	D12	D12	D12
27	/OE	/OE	/OE	/OE	/OE	/OE
28	NC	NC	A17	A18	NC	NC
29	/WE1	/WE1	/WE1	/WE1	/WE1	/WE1
30	D7	D7	D7	D7	D7	D7
31	D6	D6	D6	D6	D6	D6
32	D5	D5	D5	D5	D5	D5
33	D4	D4	D4	D4	D4	D4
34	D24	D24	D24	D24	D24	D24
35	D25	D25	D25	D25	D25	D25
36	D26	D26	D26	D26	D26	D26
37	A6	A6	A6	A6	A6	A6
38	A7	A7	A7	A7	A7	A7
39	NC	NC	NC	NC	NC	NC
40	A8	A8	A8	A8	A8	A8
41	A9	A9	A9	A9	A9	A9
42	D16	D16	D16	D16	D16	D16
43	D17	D17	D17	D17	D17	D17
44	D18	D18	D18	D18	D18	D18
45	VCC	VCC	VCC	VCC	VCC	VCC
46	/CS4	/CS4	/CS4	/CS4	/CS4	/CS4
47	/WE4	/WE4	/WE4	/WE4	/WE4	/WE4
48	D27	D27	D27	D27	D27	D27

Pin	2S 1000	2S 4000	2S 16000	2S 16000B	2E 1000	2E 4001
49	A3	A3	A3	A3	A3	A3
50	A4	A4	A4	A4	A4	A4
51	A5	A5	A5	A5	A5	A5
52	/WE3	/WE3	/WE3	/WE3	/WE3	/WE3
53	/CS3	/CS3	/CS3	/CS3	/CS3	/CS3
54	GND	GND	GND	GND	GND	GND
55	D19	D19	D19	D19	D19	D19
56	D31	D31	D31	D31	D31	D31
57	D30	D30	D30	D30	D30	D30
58	D29	D29	D29	D29	D29	D29
59	D28	D28	D28	D28	D28	D28
60	A0	A0	A0	A0	A0	A0
61	A1	A1	A1	A1	A1	A1
62	A2	A2	A2	A2	A2	A2
63	D23	D23	D23	D23	D23	D23
64	D22	D22	D22	D22	D22	D22
65	D21	D21	D21	D21	D21	D21
66	D20	D20	D20	D20	D20	D20